DDR6单通道位宽提升50%, 2027年启动大规模导入

  • 2025-07-25 13:58:19
  • 266

JEDEC正在紧锣密鼓地推进DDR6内存规范的准备工作。

据报道,JEDEC 正在紧锣密鼓地推进DDR6内存规范的准备工作。目前,三大 DRAM 内存原厂已经完成了 DDR6 原型芯片的设计。按照规划,新一代的 DDR 内存有望在 2026 年进行平台测试与验证,并于2027年正式进入大规模导入期。

从技术参数来看,DDR6的性能有了显著提升。与已公布的LPDDR6规范类似,DDR6的单通道位宽提升了50%,达到了96bit。同时,子通道划分也从DDR5时期的2×32bit 细化为4×24bit。在原生频率方面,DDR6起步为 8800MT/s,有望达到17600MT/s。这种位宽的提升和频率的增加,将大幅提高内存的数据传输速度和处理能力,为计算机系统带来更强大的性能支持。

DDR6与LPDDR6位宽的同比变化,对于笔记本电脑SoC等采用双内存规范的平台来说,具有简化设计的优势。这意味着在这些设备上,内存的兼容性和性能表现将得到进一步优化。在模组外形规格方面,由于 DDR6 对信号完整性和 I/O 设计提出了更高的要求,新兴的CAMM系预计将成为主流解决方案,逐渐取代传统的 DIMM 规格。CAMM 系的应用将更好地满足 DDR6 内存的性能需求,提升整个系统的稳定性和可靠性。

LPDDR6内存标准正式发布

不久前,JEDEC固态技术协会正式发布了 JESD209-6,即最新的低功耗双倍数据速率 6(LPDDR6)标准。

JEDEC表示,JESD209-6旨在显著提升多种应用场景(包括移动设备和人工智能)的内存速度与效率,新版JESD209-6 LPDDR6标准是内存技术的重大进步,在性能、能效和安全性方面均有提升。

核心参数方面,LPDDR6的频率将从10667MHz起步,最高可达14400MHz,同时位宽也得到进一步增加,单通道从16bit升级到24bit,四通道内存的手机从64bit升级到96bit,笔记本上则是从128bit升级到192bit,显存带宽显然也是随之大幅提升,对于集成显卡的性能表现有着非常大的助力。

LPDDR6采用双子通道架构,每个子通道有12条数据信号线(DQs),在保持32字节小访问粒度的同时实现灵活操作;每个子通道包含4条命令/地址(CA)信号,减少焊球数量并提高数据访问速度;支持静态效率模式,带来更大容量内存配置支持并最大化存储体资源利用率;灵活的数据访问,支持实时突发长度控制,可实现32B和64B访问;动态写入NT-ODT(非目标片上终端),使内存能根据工作负载需求调整ODT,提升信号完整性。

能效方面,LPDDR6采用更低电压和低功耗的VDD2供电,并强制要求VDD2采用双电源设计;采用交替时钟命令输入,提升性能和能效;低功耗动态电压频率调节(DVFSL),在低频运行时降低VDD2电压,减少功耗;动态效率模式,在低功耗、低带宽场景下采用单子通道接口;支持部分自刷新和主动刷新。这些特性使得LPDDR6拥有更好的能效表现。

安全性方面,LPDDR6也得到了很大提升,新增了每行激活计数的支持(PRAC),增强了DRAM数据完整性;定义隔离元模式,通过为关键任务分配特定内存区域,提升整体系统可靠性;支持可编程链路保护方案和片上纠错码(ECC);能够支持命令/地址(CA)奇偶校验、错误清理以及内存内置自测试(MBIST),增强错误检测能力和系统可靠性。

*声明:本文系原作者创作。文章内容系其个人观点,我方转载仅为分享与讨论,不代表我方赞成或认同,如有异议,请联系后台。

想要获取半导体产业的前沿洞见、技术速递、趋势解析,关注我们!